English Version
館藏查詢
他校館藏
  
館藏記錄   ‧   詳細格式   ‧   引用格式   ‧   機讀格式                加入標記   ‧   列印本頁                    
應用科學類  >  工程  >  電機工程  >  電子工程  >  
   系統號碼787109
   書刊名FPGA可程式化邏輯設計實習 : 使用Verilog HDL與Xilinx Vivado
   主要著者宋啟嘉
   出版項新北市 : 全華， 2019[民108]
   索書號448.62 8664
   ISBN978-986-503-235-7
   標題積體電路
晶片
Verilog(電腦硬體描述語言)
設計
   
    
   分享▼ 
網站搜尋           

　資料類型狀態應還日期預約人數館藏地索書號條碼號
預約圖書借出中
(可召回，7天還書)		2024/05/080總館
中文圖書區		448.62 8664 2019C415525
附件在架上0總館
出納櫃台		448.62 8664 2019 1/1XC25414

內容簡介請利用網站搜尋，連結內容簡介

讀者書評
尚無書評，

相關借閱1.吳炳飛的數位訊號處理=Digital Signal Processing
2.數位積體電路設計 : 從IC Design的實務面介紹Verilog硬體描述語言
3.正確學會Verilog的16堂課
4.FPGA數位積體電路設計實務 : 使用Verilog HDL與Xilinx ISE
5.數位電路實作應用
6.數位晶片設計
7.數位訊號處理. 講義本=Digital signal processing : teaching materials
8.電子電路專題製作
9.通訊系統
10.基於Verilog HDL的通信系統設計
  
Copyright © 2007 元智大學(Yuan Ze University) ‧ 桃園縣中壢市 320 遠東路135號 ‧ (03)4638800