English Version
館藏查詢
他校館藏
  
館藏記錄   ‧   詳細格式   ‧   引用格式   ‧   機讀格式                列印本頁              
   系統號碼767530
   書刊名Verilog硬體描述語言數位電路設計實務
   主要著者鄭信源
   出版項臺北市 : 儒林， 2019[民108]
   索書號471.52 8462
   標題Verilog(電腦硬體描述語言)
電腦結構

朋友的E-mail
朋友的名字
我的E-mail
我的名字
給朋友的話
信件標題 好友推薦元智館藏好書給您！
   
  
Copyright © 2007 元智大學(Yuan Ze University) ‧ 桃園縣中壢市 320 遠東路135號 ‧ (03)4638800